]> git.zerfleddert.de Git - fpga-games/blob - galaxian/doc/xilinx_fpga_galaxian.txt
projects / fpga-games / blob
? search:


30c92efbb3fdb87a0edcfa4e8373f6948442a790
[fpga-games] / galaxian / doc / xilinx_fpga_galaxian.txt
1 **************************************************************************************************
2 * 2004- 9-24 Katsumi Degawa *
3 * XILINX(SPARTAN\87UE)-FPGA-GALAXIAN \82Ö\82æ\82¤\82±\82» *
4 * *
5 **************************************************************************************************
6 \81y\81@ \82Í\82\82ß\82É\81@ \81z
7 \82±\82ÌXILINX(SPARTAN\87UE)-FPGA-MOONCRESTA\82Í\81A1980\94N\91ã\82É\8f\89\82ß\82É\94­\95\\82³\82ê\81@\83Q\81[\83\80\83Z\83\93\83^\81[\82È\82Ç\82Å\8a\88\96ô\81H
8 \81@ \82µ\82Ä\82¢\82½\81@\8aî\94Â\82Æ\89ñ\98H\90}\82ð\8c³\82ÉVerilogHDL\82Å\90Ý\8cv\82µ\81AFPGA\82Å\93®\8dì\82·\82é\82æ\82¤\82É\82µ\82½\82à\82Ì\82Å\82·\81B
9
10 \81y\81@\95Ï\8dX\93_\81Fv2.50\81@\81z
11
12 \81@\81@1.T80_IP\82Å\82Í\81A1.5MHz\93®\8dì\82Å\82µ\82½\82ª\81@V2.50\82©\82ç\81@3.0MHz\82Å\93®\8dì\82µ\82Ä\82¢\82Ü\82·.
13
14 \81@\81@2.V1.xx\82Å\82Í\81A\83f\83o\83C\83X\82âCPU_IP\82É\82æ\82Á\82Ä\95ª\82©\82ê\82Ä\82¢\82½\83t\83@\83C\83\8b\82ð\88ê\82Â\82É\91\8d\8d\87\82µ\82Ü\82µ\82½\81B
15
16 \81@\81@\81@\82½\82¾\82µ\81@\83f\83o\83C\83X\82É\82æ\82è\8d\\92z\95û\96@\82ª\88Ù\82È\82é\82½\82ß\81@\83f\83o\83C\83X\95Ê\82Ì\83e\83L\83X\83g\82ð\8eQ\8fÆ\82µ\82Ä\89º\82³\82¢\81B
17
18 \81y\81@\95K\97v\82ÈHARD\81@\81z
19 \81@1.\81@XILINX\81@CPLD.FPGA\8aJ\94­Tool\81@¢XILINX ISE6.2SP3 Webpack£\81@\82ª\93®\8dì\82·\82éPC
20 \81@\81@\81@*OS\82Í\81AWINDOWS2000\81@or\81@WINDOWS\81@XP
21
22 \81@2.\81@Xilinx Parallel Port Download Cable
23
24 \81@3.\81@XILINX FPGA DEVICE
25
26 \81y\81@\95K\97v\82ÈSOFT\81@\81z
27 \81@1.\81@XILINX ISE6.2SP3 Webpack
28 \81@\81@\81@\89º\8bLURL\82æ\82è\81@\83_\83E\83\93\83\8d\81[\83h\82µ\82Ä\82­\82¾\82³\82¢\81B\81@\93o\98^\82ª\95K\97v\81B
29 http://www.xilinx.co.jp/xlnx/xil_prodcat_landingpage.jsp?title=ISE+WebPack
30
31 \81y\81@GALAXIAN ROM-\8d\\92z\81@\81z
32 \81@1.\81@GALAXIAN \8aî\94Â\82ÌROM\83f\81[\83^\82ð\89º\8bLFile\96¼\82Å\83R\83s\81[\82·\82é\81B
33
34 \81@\81@ IC(ROM) \81@ \81@\81@ADDERSS (SIZE)\81@\81@\81@\81@\81@File-Name
35 7H \81@0x0000 - 0x07FF(0x0800) galmidw.u
36 0x0800 - 0x0FFF(0x0800) galmidw.v
37 0x1000 - 0x17FF(0x0800) galmidw.w
38 0x1800 - 0x1FFF(0x0800) galmidw.y
39 7L \81@0x2000 - 0x27FF(0x0800) 7l
40 1K (0x0800) 1k.bin
41 1H (0x0800) 1h.bin
42 6L (0x0020) 6l.bpr
43
44 \81@\81@\81@\81@\81@\81@\81@\81@\81@\81@\81@\81@\81@\81@\81@* File\96¼\82Í\81A\83A\81[\83P\81[\83h\83G\83~\83\85\83\8c\81[\83^\81[\82Æ\82µ\82Ä\8dÅ\82à\97L\96¼\82È
45 \81@\81@\81@\81@\81@\81@\81@\81@\81@\81@\81@\81@\81@\81@\81@\81@\81@\81@M.A.M.E(http://www.mame.net/)\82É\8d\87\82í\82¹\82Ä\82¢\82Ü\82·.
46
47 \81@2.\81@1.\82ÌROM-File\82ð"\make_rom"\83t\83H\83\8b\83_\82É\83R\83s\81[\82·\82é\81B
48 \81@3.\81@make_rom.bat \82ð\8eÀ\8ds
49
50 address map
51 --------------------------------------------------
52 0x00000 - 0x007FF galmidw.u CPU-ROM
53 0x00800 - 0x00FFF galmidw.v CPU-ROM
54 0x01000 - 0x017FF galmidw.w CPU-ROM
55 0x01800 - 0x01FFF galmidw.y CPU-ROM
56 0x02000 - 0x027FF 7l CPU-ROM
57 0x04000 - 0x047FF 1k.bin VID-ROM
58 0x05000 - 0x057FF 1h.bin VID-ROM
59 0x10000 - 0x3FFFF mc_wav_2.bin Sound(Wav)Data
60
61 \81@4.\81@galaxian_sf.bin\81@\82ðROM \82É\83_\83E\83\93\83\8d\81[\83h\82·\82é\81B
62 \81@\81@\81@\81@ROM \82Í\81A\97e\97Ê\82ª\81@2Mbit\81@\88È\8fã\82ÌEP-ROM\81@or\81@EEP-ROM\81@\82ð\8eg\97p\82·\82é\81B
63
64 5.\81@mooncrst_prj\83t\83H\83\8b\83_\89º\82É\81@mc_top.ucf & mc_top_pad.ucf\81@\82ª\8fo\97\88\82Ä\82¢\82é\82±\82Æ\82ð
65 \8am\94F\82µ\82Ä\82­\82¾\82³\82¢\81B
66 \81@\81@\81@\81@
67 \81y\81@XILINX-FPGA-DATA(mc_top.bit or mc_top.mcs)\82Ì\8dì\90¬\81\95\83_\83E\83\93\83\8d\81[\83h\81@\81z
68 \82P\81DFPGA-GALAXIAN \82É\95K\97v\82ÈFile\82ð\89º\8bL\82É\8bL\8dÚ\82µ\82Ü\82·\81B
69
70 VERILOG_FILE = src\mc_top.v;\81@\81@
71 VERILOG_FILE = src\mc_top_pad.v;
72 VERILOG_FILE = src\mc_clock.v;
73 VERILOG_FILE = src\mc_adec.v;
74 VERILOG_FILE = src\mc_inport.v;
75 VERILOG_FILE = src\mc_hv_count.v;
76 VERILOG_FILE = src\mc_video.v;
77 VERILOG_FILE = src\mc_ld_pls.v;
78 VERILOG_FILE = src\mc_missile.v;
79 VERILOG_FILE = src\mc_stars.v;
80 VERILOG_FILE = src\mc_vedio_mix.v;
81 VERILOG_FILE = src\mc_col_pal.v;
82 VERILOG_FILE = src\mc_sound_a.v;
83 VERILOG_FILE = src\mc_sound_b.v;
84 VERILOG_FILE = src\mc_vga_if_xlinx.v;
85 VERILOG_FILE = src\mc_logic.v;
86 VERILOG_FILE = src\mc_bram_if_xlinx.v;
87 VERILOG_FILE = src\z80ip_b.v;
88 VERILOG_FILE = src\psPAD_conf.v;
89 VERILOG_FILE = src\psPAD_top.v;
90 VERILOG_FILE = src\fpga_arcade_if.v;
91 VERILOG_FILE = src\fpga_arcade_if_x.v;
92 VERILOG_FILE = src\dac.v;
93 VERILOG_FILE = src\z80ip.v;
94 VHDL_FILE = t80_ip\T80_Pack.vhd;
95 VHDL_FILE = t80_ip\T80_ALU.VHD;
96 VHDL_FILE = t80_ip\T80_MCode.vhd;
97 VHDL_FILE = t80_ip\T80_RegX.vhd;
98 VHDL_FILE = t80_ip\T80.VHD;
99 VHDL_FILE = t80_ip\T80as.vhd;
100
101 \82Q\81DPIN assign\82ð\95Ï\8dX\82·\82é\8fê\8d\87\82Í\81A\81hmc_top.ucf & mc_top_pad.ucf\81h\82ð\95Ò\8fW\82µ\82Ä\82­\82¾\82³\82¢.
102
103 \82R\81D\83\82\83j\83^\82Í\81APC\97p\82ÌVGA\83\82\83j\83^\82ð\90\84\8f§\82µ\82Ü\82·.\81@\82µ\82©\82µ16KH\82\9a(H).60Hz(V)\82ÌRGB\83\82\83j\83^\82à\8eg\97p\82·\82é
104 \81@\81@\82±\82Æ\82ª\8fo\97\88\82Ü\82·.\81@\82±\82Ì\8fê\8d\87\81Amc_top.v \82Ì\81@\81h`define VGA_USE\81h\82ð\83R\83\81\83\93\83g\83A\83E\83g\82µ\82Ä\89º\82³\82¢.
105 \81@\81@\81@\81@\81@\81@`define VGA_USE\81@\81@\81Ë\81@// `define VGA_USE
106
107 \82S\81Dplaystation\82Ì\83R\83\93\83g\83\8d\81[\83\89\82ð\8eg\97p\82·\82é\8fê\8d\87\82Í\81Amc_conf.v \82Ì\81@\81h`define PSPAD_USE\81h\82Ì
108 \81@\81@\83R\83\81\83\93\83g\83A\83E\83g\82ð\8aO\82µ\82Ä\89º\82³\82¢.
109 \81@\81@\81@\81@\81@//\81@`define PSPAD_USE\81@\81@\81Ë\81@`define PSPAD_USE
110
111 \82T\81DZ80_IP\82ÌNGC FILE\82Ì\90\90¬
112 \81@\81y\81@T80\81it80as.ngc\81j\81z
113 \81@\81@(1)\81@t80_ip.npl\82©\82çProject Navigator\8bN\93®\82·\82é\81B
114 \81@\81@(2)\81@t80as\82Ìsynthesise \82ð\8eÀ\8ds\82·\82é\81B
115 \81@\81@(3)\81@prj\83t\83H\83\8b\83_\89º\82Ét80as.ngc\82ª\8fo\97\88\82Ä\82¢\82é\82±\82Æ\82ð\8am\94F\82·\82é\81B
116
117 \82U\81DPSPAD_IP\82ÌNGC FILE\82Ì\90\90¬
118 \81@\81@*PLAYSTATION\83R\83\93\83g\83\8d\81[\83\89\82ð\8eg\97p\82·\82é\8fê\8d\87\82É\95K\97v\82Å\82·.
119 \81@\81@(1)\81@ps_pad_ip.npl\82©\82çProject Navigator\8bN\93®\82·\82é\81B
120 \81@\81@(2)\81@fpga_arcade_if\82Ìsynthesise \82ð\8eÀ\8ds\82·\82é\81B
121 \81@\81@(3)\81@prj\83t\83H\83\8b\83_\89º\82Éfpga_arcade_if.ngc\82ª\8fo\97\88\82Ä\82¢\82é\82±\82Æ\82ð\8am\94F\82·\82é\81B
122
123 \82V\81Dmc_top.bit.mc_top.mcs\82Ì\8dì\90¬
124 \81@\81@(1)\81@galaxian_prj_v25.npl\82©\82çProject Navigator\8bN\93®\82·\82é\81B
125 PLAYSTATION\83R\83\93\83g\83\8d\81[\83\89\82ð\8eg\97p\82·\82é\8fê\8d\87\82Í\81A
126 \81@\81@\81@\81@ galaxian_prj_v25_p.npl\82©\82çProject Navigator\8bN\93®\82·\82é\81B
127 \81@\81@(2)\81@Generate Programming File \82ð\8eÀ\8ds\82·\82é\81B
128 (3)\81@prj\83t\83H\83\8b\83_\89º\82É mc_top.bit\82ª\8fo\97\88\82Ä\82¢\82é\82±\82Æ\82ð\8am\94F\82·\82é\81B
129 \81@\81@(4)\81@\83R\83\93\83t\83B\83M\83\85\83\8c\81[\83V\83\87\83\93ROM\82ð\8eg\97p\82·\82é\8fê\8d\87\82ͤGenerate PROM,ACE or JTAG File
130 \81@\81@\81@\81@ \82ð\8eÀ\8ds\82µ\82Ä\81@mc_top.mcs\81@\83t\83@\83C\83\8b\82ð\8dì\90¬\82µ\82Ä\89º\82³\82¢.
131
132 \82W\81D\90\90¬\82³\82ê\82½\81hmc_top.bit\81h\96\94\82ͤ\81hmc_top.mcs\81h\82ð\83_\83E\83\93\83\8d\81[\83h\82µ\82Ä\8a®\97¹\82Å\82·\81B
133
134 \81y\81@FPGA-MoonCresta \83R\83\93\83g\83\8d\81[\83\8b\81@\81z
135 \81@\81y I_PSW[4:0] \81z
136 \81@LEFT 1P/2P : LEFT (I_SW[2])
137 \81@RIGHT 1P/2P : RIGHT (I_SW[3])
138 \81@UP 1P/2P : UP (I_SW[0]) ... NOT USE
139 \81@DOWN 1P/2P : DOWN (I_SW[1]) ... NOT USE
140 \81@FIRE\81@1P/2P : JP (I_SW[4])
141 \81@START 1P : LEFT + JP
142 \81@START 2P : RIGHT + JP
143 \81@COIN1 : LEFT + RIGHT + UP (and DOWN off)
144
145 \81y PS_PAD \81z
146 \81@LEFT 1P/2P : LEFT\81@\81iRight Joystick\81j
147 \81@RIGHT 1P/2P : RIGHT \81iRight Joystick\81j
148 \81@UP 1P/2P : UP \81iRight Joystick\81j ... NOT USE
149 \81@DOWN 1P/2P : DOWN \81iRight Joystick\81j ... NOT USE
150 \81@FIRE\81@1P/2P : \81«
151 \81@START 1P : START
152 \81@START 2P : SELCT
153 \81@COIN1 : \81\9b
154
155 Enjoy!
156 \81@
157 \81y\81@\92\98\8dì\8c \81\95\96Æ\90Ó\81@\81z
158 \81@fpga-mooncrst\81@\82Ì\92\98\8dì\8c \82Í\81AKatsumi Degawa \82É\91®\82µ\82Ü\82·.
159 fpga-galaxian\81@\82Ì\92\98\8dì\8c \82Í\81AKatsumi Degawa \82É\91®\82µ\82Ü\82·.
160 \81@pspad\81@\81@\81@ \82Ì\92\98\8dì\8c \82Í\81AKatsumi Degawa \82É\91®\82µ\82Ü\82·.
161 \81@T80(Z80_IP)\81@\81@\82Ì\92\98\8dì\8c \82Í\81ADaniel Wallner\8e\81 \82É\91®\82µ\82Ü\82·.
162 binucf.exe \82Ì\92\98\8dì\8c \82Í Tatsuyuki Satoh \8e\81\82É\91®\82µ\82Ü\82·.
163
164 \81@\96{\83\\81[\83X\83t\83@\83C\83\8b\82ð\8eg\97p\82µ\82½\82±\82Æ\82É\82æ\82è\90\82\82½\82¢\82©\82È\82é\8fá\8aQ\81A\91¹\8aQ\82É\82¨\82¢\82Ä\8dì\8eÒ\82Í\88ê\90Ø\90Ó\94C\82ð\95\89\82í
165 \82È\82¢\82à\82Ì\82Æ\82µ\82Ü\82·\81B
166 \81@\8ae\8e©\82Ì\90Ó\94C\82É\82¨\82¢\82Ä\8eg\97p\82µ\82Ä\82­\82¾\82³\82¢\81B
167
168 \81y\81@\98A\97\8d\90æ\81@\81z
169 \81@\82²\88Ó\8c©\81A\82²\97v\96]\93\99\82 \82è\82Ü\82è\82½\82ç\90¥\94ñ\88È\89º\82Ì\82Ü\82Å\82²\98A\97\8d\82ð\82¨\8aè\82¢\82µ\82Ü\82·\81B
170 \81@\82½\82¾\82µROM\83C\83\81\81[\83W\93\99\82Ì\82²\8e¿\96â\82Í\81A\82¨\93\9a\82¦\82Å\82«\82Ü\82¹\82ñ\81B
171
172 E-mail : office_dsan@infoseek.jp\81@
173
Arcade Games for FPGAs (currently only galaxian)
Impressum, Datenschutz