invert interrupt
authormichael <michael>
Sat, 10 Mar 2007 12:54:21 +0000 (12:54 +0000)
committermichael <michael>
Sat, 10 Mar 2007 12:54:21 +0000 (12:54 +0000)
dhwk/dhwk.ucf
dhwk/source/INTERRUPT.vhd

index 1d1c550bbc9c8d64c039348cc612b7e5fd9eccaa..9a0469050aeafd65ee9a0d1f84195bc58e33b5c9 100644 (file)
@@ -1,33 +1,14 @@
 #NET "KONST_1" LOC="" | IOSTANDARD = PCI33_3 ;
-#NET "R_EFn" LOC="" | IOSTANDARD = PCI33_3 ;
-#NET "R_FFn" LOC="" | IOSTANDARD = PCI33_3 ;
-#NET "R_FIFO_Q_OUT" LOC="" | IOSTANDARD = PCI33_3 ;
-#NET "R_HFn" LOC="" | IOSTANDARD = PCI33_3 ;
-#NET "S_EFn" LOC="" | IOSTANDARD = PCI33_3 ;
-#NET "S_FFn" LOC="" | IOSTANDARD = PCI33_3 ;
-#NET "S_FIFO_Q_OUT" LOC="" | IOSTANDARD = PCI33_3 ;
-#NET "S_HFn" LOC="" | IOSTANDARD = PCI33_3 ;
 #NET "SERIAL_IN" LOC="" | IOSTANDARD = PCI33_3 ;
 #NET "SPC_RDY_IN" LOC="" | IOSTANDARD = PCI33_3 ;
 #NET "TAST_RESn" LOC="" | IOSTANDARD = PCI33_3 ;
 #NET "TAST_SETn" LOC="" | IOSTANDARD = PCI33_3 ;
-#NET "R_FIFO_D_IN" LOC="" | IOSTANDARD = PCI33_3 ;
-#NET "R_FIFO_READn" LOC="" | IOSTANDARD = PCI33_3 ;
-#NET "R_FIFO_RESETn" LOC="" | IOSTANDARD = PCI33_3 ;
-#NET "R_FIFO_RTn" LOC="" | IOSTANDARD = PCI33_3 ;
-#NET "R_FIFO_WRITEn" LOC="" | IOSTANDARD = PCI33_3 ;
-#NET "S_FIFO_D_IN" LOC="" | IOSTANDARD = PCI33_3 ;
-#NET "S_FIFO_READn" LOC="" | IOSTANDARD = PCI33_3 ;
-#NET "S_FIFO_RESETn" LOC="" | IOSTANDARD = PCI33_3 ;
-#NET "S_FIFO_RTn" LOC="" | IOSTANDARD = PCI33_3 ;
-#NET "S_FIFO_WRITEn" LOC="" | IOSTANDARD = PCI33_3 ;
 #NET "SERIAL_OUT" LOC="" | IOSTANDARD = PCI33_3 ;
 #NET "SPC_RDY_OUT" LOC="" | IOSTANDARD = PCI33_3 ;
 #NET "TB_IDSEL" LOC="" | IOSTANDARD = PCI33_3 ;
 #NET "TB_nDEVSEL" LOC="" | IOSTANDARD = PCI33_3 ;
 #NET "TB_nINTA" LOC="" | IOSTANDARD = PCI33_3 ;
 
-# Kommentar
 NET "PCI_AD<0>"  LOC = "A5" | IOSTANDARD = PCI33_3 ;
 NET "PCI_AD<10>"  LOC = "E9" | IOSTANDARD = PCI33_3 ;
 NET "PCI_AD<11>"  LOC = "F11" | IOSTANDARD = PCI33_3 ;
index 96ab264c3f46a16e34bef44a392bbc27c10b665f..00048baadd3727da13ac99b08e6419c27636b071 100644 (file)
@@ -140,7 +140,7 @@ begin
 \r
 \r
          INTAn <= not SIG_PROPAGATE_INT_SECOND;\r
-       PCI_INTAn       <= '0'  when SIG_PROPAGATE_INT_SECOND = '0'     else    'Z';\r
+       PCI_INTAn       <= '1'  when SIG_PROPAGATE_INT_SECOND = '0'     else    'Z';\r
 \r
        INT_REG <= REG;\r
 \r
Impressum, Datenschutz