clock
authormichael <michael>
Wed, 21 Mar 2007 13:18:23 +0000 (13:18 +0000)
committermichael <michael>
Wed, 21 Mar 2007 13:18:23 +0000 (13:18 +0000)
ethernet/ethernet.ucf
ethernet/source/top.vhd

index 157a5e335c2c9893c053762aef2727cbcc55344b..b62ae07c01d3b2d79380ca00623c2977e8997b1d 100644 (file)
@@ -74,4 +74,6 @@ NET "MCRS_PAD_I"  LOC = "U3" | IOSTANDARD = LVCMOS33;
 NET "MD_PAD_IO"   LOC = "Y1" | IOSTANDARD = LVCMOS33;
 NET "MDC_PAD_O"   LOC = "U2" | IOSTANDARD = LVCMOS33;
 
+NET "PHY_CLOCK"   LOC = "L5" | IOSTANDARD = LVCMOS33;
+
 NET "LED_2"  LOC = "AB5"  | IOSTANDARD = LVTTL | DRIVE = 24 ;
index c031ae6f46540bd42c64d38f678e0f91e900030b..611e9c0bb707ee025541762637d4367eb22e81ab 100644 (file)
@@ -32,6 +32,8 @@ PORT(
         MD_PAD_IO : INOUT std_logic;
         MDC_PAD_O : OUT std_logic;
 
+       PHY_CLOCK : OUT std_logic;
+
        LED_2 : OUT std_logic
 );
 end ethernet;
@@ -256,6 +258,7 @@ wb_adr_i(11 downto 8) <= (others => '0');
 wb_adr_i(7 downto 2)  <= wbm_adr_o (7 downto 2);
 
 wb_clk_i <= PCI_CLOCK;
+PHY_CLOCK <= PCI_CLOCK;
 
 data(31 downto 0)  <= wbm_adr_o;
 data(40 downto 33) <= wbm_adr_o (7 downto 0);
Impressum, Datenschutz