do something with the fifo stuff

typos

fifos

more fifo work

old 7seg thingie

-dpram component

-= comments

fix address width

more infra

semicolon

component for dram

define xilinix and fpga

make it compile

+= glue code wb fifo

+= interface wb <=> fifo

fifo component

+= dpram

+= ignore

+= timescale

fix dependencies

+= fifo

dhwk

move common files to common subdir
let "make load" and "make flash" work for other projects, too

common makefile

+=

do not try to use $$...

make it possible to specify the jtag cable in the environment (so a remote
machine can be used to program devices and to reduce probing times)
Examples:

export CABLE='auto' (default)
probes for cable on local machine

export CABLE='lpt1'
uses cable on lpt1

export CABLE='auto -server marvin:2000'
probes for cable on remotehost marvin running CableServer on port 2000

export CABLE='usb21 -server marvin:2000'
uses usb cable on remotehost marvin running CableServer on port 2000

see Makefile for possible cabletypes and
doc/usenglish/help/iseguide/mergedProjects/plugin_imp/html/pim_batch_command_definitions_s.htm

With this it is even possible to avoid compiling windrvr:
http://sourceforge.net/projects/xilprg

some more dependencies

completely remove tmp uglyness

revert back to rm -rf but call it only once and don't show command running

don't rm -rf but rm -f, I go sleep.

some cleanups for build-system

pci_7seg -> raggedstone

fix broken grep

give LED's more sensible names
blink more ;-)

rename pci_7seg to raggedstone
source files also moved, so be sure to do a cvs update -dp _without_
modified files!

clean impact files

flash support

Make Heartbeat work
don't do mcs

+= heartbeat

ignore the powercore

powercore