make sure to touch the ngc file when synthesis completes, even if unchanged

only regenerate cores when needed, and not on every build

Update ChipScope coregeneration to coregen as used in ISE Design Suite 10.1

Update to EDK 9.2
 * New Microblaze 7.00.a
 * Change BUS from OPB to PLB
 * Exchange all peripherials to PLB ones

update to EDK 9.1 SP2

replace microblaze 4.0 with new microblaze 6.0

update to EDK 9.1i

enable test-led again

disable unused chipscope inputs

]cvsignore and chipscope file for EDK project

EDK project

watch inta

fix chipscope signals

PHY Documentation

more chipscope signals

correct instance

a bit better

dcm

clock

+= read registers from userland

changes

do it right

mask them out manually

wrong entity name...

enable address translation

incremental

less depth

typo

chipscope

revert PCI_CLOCK in heartbeat project

clock

eth_cop

put last mac pin on led...

WISHBONE B3

+= use xilinx block ram for ethernet

+= ignore

we have pci device

changes

progress

add shit

use internal clock

it builds, lets ship it

lot of new files

UseHighz for programming the spartan 3, as programming via parallel cable
will else fail on ise 9.1

create device node

revert previous Makefile commit, delete *.cdc files, too

working vio
it's now possible to send interrupts from within chipscope

watch vio out on LED

add cable help

add vio to trigger an interrupt from chipscope (doesn't work currently, but
doesn't harm either)

more to ignore

md5sum

rename ports

load driver automatically if not loaded

perl -p -i -e "s/PCI_CLOCK'event and PCI_CLOCK = '1'/rising_edge(PCI_CLOCK)/" *.vhd

interrupt

PCI_IDSEL as trigger

test target

bugfix

IDSEL

rollback

get rid of vergleich

this file is no longer autogenerated

cleanup config space

more merging

gone

even more consolidation

consolidate more

etnerprise level consolidation

merge config space

begin to merge confi space

shut the fuck up

really fix deps

fix dependencies

perl -p -i -e "s/PCI_CLOCK'event and PCI_CLOCK = '1'/rising_edge(PCI_CLOCK)/" *.vhd

Adding a test bench back that isn't a test bench.  I shouldn't have deleted in
the first place because all real testbenches were gone by yesterday.

all files to lowercase,
move everything except par/ser and ser/par into pci

move config space header into pci core directory

identing

coding style

move, ident

dos2unix *.vhd

move address register

name ports

more LA signals

add analyzer target

add PCI_nREQ

+= userland

+= driver

cleaner

cleanup after coregen

missing renames...

rename fifo to dhwk_fifo

don't rewrite .xco all the time

make clean makes really clean now

remove build fifo, ila and icon
add rules to build fifo, ila and icon

chipscope

trigger

cleanup

code cleanup